Мазмұны:

VHDL -де SPI Master дизайны: 6 қадам
VHDL -де SPI Master дизайны: 6 қадам

Бейне: VHDL -де SPI Master дизайны: 6 қадам

Бейне: VHDL -де SPI Master дизайны: 6 қадам
Бейне: Весна на Заречной улице (1956) ЦВЕТНАЯ полная версия 2024, Шілде
Anonim
VHDL -де SPI Master дизайны
VHDL -де SPI Master дизайны

Бұл нұсқаулықта біз SPH Bus Master -ді нөлден бастап VHDL -де жобалайтын боламыз.

1 -қадам: SPI -ге шолу

  • SPI - синхронды сериялық шина
  • Оның танымалдығы мен қарапайымдылығы оны іс жүзінде сериялық байланыстың стандартына айналдырды
  • Толық дуплексті автобус
  • Қарапайым протокол және ең жылдам сериялық шиналар арасында

2 -қадам: Дизайн ерекшеліктері

Бұл біз әзірлейтін SPI Master спецификациясы:

  • Барлық төрт жұмыс режимін қолдайды; динамикалық түрде конфигурациялануы мүмкін
  • Сағат қуатты үнемдеуді басқаруды қосады
  • Статикалық түрде реттелетін сөздің ұзындығы мен жылдамдығы
  • Қабылдау мен беру үшін бір реттік үзіліс

3 -қадам: өшіруді бастау

Біріншіден, біздің IP екі интерфейске ие болуы керек. Бірі - сериялық интерфейс, екіншісі - параллель. Сериялық интерфейс SPI-дің де-факто стандартты сигналдарынан тұрады: MOSI, MISO, SS, SCLK.

MOSI кейде SDO деп аталады, ал MISO кейде SDI деп аталады.

Сериялық интерфейс сыртқы перифериялық қондырғылармен, яғни SPI құлдарымен байланысу үшін қолданылады.

Параллельді интерфейс біздің хостпен, яғни микроконтроллермен немесе микропроцессормен байланысу үшін пайдаланылады, ол шын мәнінде Мастерге қандай деректерді сериялық желілер арқылы сериялық түрде жіберу және алу керектігін айтады. яғни. Барлық деректер шиналары параллель интерфейске жатады.

Бізде ішкі SPI логикасын басқаратын жаһандық сағат бар, сонымен қатар біз ішкі түрде шығаратын SCLK.

Бізде жазуды қосу, сағатты қосу сияқты бақылау сигналдары бар. Және үзіліс және басқа күй сигналдары.

Бізге күрделі басқару шарттарымен күресуге тура келетіндіктен, FSM сияқты сериялық байланыс IP -лерін жобалау оңайырақ. Біз SPI шеберін FSM ретінде де жасаймыз. FSM екі рет SCLK болатын басқа ішкі сағатпен басқарылады. Бұл ішкі сағат ғаламдық сағаттан синхронды есептегіштердің көмегімен жасалады.

Сағат аралық домендерді басқаратын барлық сигналдардың қауіпсіз жағында синхронизаторлары бар.

4 -қадам: SPI Master Core мен Simulation Waveforms RTL көрінісі

RTI SPI Master Core және Simulation Waveforms көрінісі
RTI SPI Master Core және Simulation Waveforms көрінісі
RTI SPI Master Core және Simulation Waveforms көрінісі
RTI SPI Master Core және Simulation Waveforms көрінісі

Бұл арнайы FPGA IP қолданылмайтын жалаң RTL дизайны. Демек, бұл кез келген FPGA үшін толық портативті код.

Ұсынылған:

VHDL-де кэшті ассоциативті кэш-контроллердің төрт жолды жиынтығының дизайны: 4 қадам

VHDL-де кэшті ассоциативті кэш-контроллердің төрт жолды жиынтығының дизайны: 4 қадам

VHDL-дегі қарапайым төрт жолды ассоциативті кэш-контроллердің дизайны: Менің алдыңғы нұсқаулықта біз қарапайым картаға түсірілген кэш-контроллерді қалай жасау керектігін көрдік. Бұл жолы біз бір қадам алға жылжып отырмыз. Біз қарапайым төрт жақты ассоциативті кэш контроллерін жасаймыз. Артықшылығы? Өткізу коэффициенті аз, бірақ баға бойынша

VHDL бағдарламаланатын үзіліс контроллерінің дизайны: 4 қадам

VHDL бағдарламаланатын үзіліс контроллерінің дизайны: 4 қадам

VHDL -де бағдарламаланатын үзіліс контроллерінің дизайны: Мен бұл блогтан алатын жауаптардың түріне таң қаламын. Балалар, менің блогыма кіріп, өз білімдерімді сіздермен бөлісуге ынталандырғаныңыз үшін рахмет. Бұл жолы мен барлық SOC -ларда көретін тағы бір қызықты модульдің дизайнын ұсынамын - Interrupt C

VHDL -де қарапайым кэш контроллерінің дизайны: 4 қадам

VHDL -де қарапайым кэш контроллерінің дизайны: 4 қадам

VHDL -дегі қарапайым кэш -контроллердің дизайны: Мен бұл нұсқаулықты жазып отырмын, себебі кэш -контроллерді үйрену мен жобалауды бастау үшін VHDL -ге сілтеме жасау қиынға соқты. Мен кэш -контроллерді нөлден бастап ойлап таптым және оны FPGA -да сәтті сынап көрдім. Менде п

VHDL -де I2C Master дизайны: 5 қадам

VHDL -де I2C Master дизайны: 5 қадам

VHDL -дегі I2C шеберінің дизайны: Бұл нұсқаулықта VHDL -де қарапайым I2C шеберінің дизайны талқыланады. ЕСКЕРТПЕ: толық кескінді көру үшін әр суретті басыңыз

VHDL мен Verilog -та қарапайым VGA контроллерінің дизайны: 5 қадам

VHDL мен Verilog -та қарапайым VGA контроллерінің дизайны: 5 қадам

VHDL мен Verilog -та қарапайым VGA контроллерінің дизайны: Бұл нұсқаулықта біз RTL -де қарапайым VGA контроллерін құрастырамыз. VGA контроллері - бұл VGA дисплейлерін басқаруға арналған сандық схема. Ол кадрдың буферінен (VGA жады) оқылады, ол көрсетілетін кадрды көрсетеді және қажет етеді